Stateflow

Validación del diseño y generación de código

Mediante el uso de Stateflow con otros productos de Simulink, es posible validar el diseño con respecto a los requisitos y generar código para la implementación en el sistema embebido.

Gracias a Simulink Verification and Validation, podrá asignar requisitos directamente a objetos de Stateflow, comprobar la conformidad con estándares y recopilar métricas de cobertura del modelo.

Con Simulink Design Verifier, podrá detectar errores de diseño y generar vectores de prueba para errores difíciles de localizar mediante métodos formales.

Con el uso de productos de generación de código complementarios, es posible generar código C y C++, HDL o PLC directamente desde el diagrama de estado.

Probar Stateflow

Obtener software de prueba

Modelización y Simulación de Manera Sencilla con Simulink

Ver seminario virtual